EPM5032DI-25 vs EPM5016DC-20 So sánh

So sánh chi tiết song song của EPM5032DI-25 bằng Altera và EPM5016DC-20 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM5032DI-25 EPM5016DC-20
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND Obsolete
Family MAX 5000 MAX 5000
Device Type UV-erasable Programmable Logic Device (PLD) EPLD (UV-Erasable Programmable Logic Device)
Architecture PAL-type, CMOS, AND-OR sum-of-products PAL-type macrocell with Programmable Interconnect Array (PIA)
Macrocells 32 16
Product Terms 320 160
Logic Gates [DATA_NEEDED: equivalent gate count] —
Dedicated Inputs 7 7
Bidirectional I/O Pins 16 —
Total Array Inputs 24 —
Registered Outputs 16 —
Global Clocks 1 —
Propagation Delay (tPD) 25 ns 20 ns
Maximum Clock Frequency (fMAX) 62.5 MHz —
Điện áp cung cấp 5 V —
Process Technology CMOS CMOS, UV-erasable
Hộp Ceramic DIP, windowed (UV-erasable) —
Số chân [DATA_NEEDED: exact pin count - 24 or 28] —
Nhiệt độ hoạt động 0C to +70C (commercial) [DATA_NEEDED: operating temperature range]
I/O Standard TTL-compatible —
Programmability UV-erasable, EPROM-based —
Development Tool MAX+PLUS II / A+PLUS —
Trạng thái RoHS [DATA_NEEDED: likely non-compliant due to ceramic DIP] [DATA_NEEDED: RoHS compliance]
Lifecycle Not Recommended for New Designs (NRND) —
I/O Pins — 8
Tần số xung maksimum — 62.5 MHz
Maximum Supply Voltage — 5.25 V
Nominal Supply Voltage — 5.0 V
Package Type — 20-pin Ceramic DIP (Cerdip) with UV window
Package Suffix Code — DC = Ceramic DIP, Commercial
Speed Grade — -20 = 20 ns tPD
Programming Method — UV erase + EPROM-style programming via Altera programming hardware

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá