EPM5192-1LC vs EPM51929C So sánh
So sánh chi tiết song song của EPM5192-1LC bằng Altera và EPM51929C bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5192-1LC | EPM51929C |
|---|---|---|
| Thương hiệu | Altera | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | MAX 5000 | — |
| Device Type | CPLD (Complex Programmable Logic Device) | EPLD (Erasable Programmable Logic Device) |
| Usable Gates | 3,750 | — |
| Macrocells | 192 | — |
| Logic Array Blocks (LABs) | 4 | — |
| User I/O Pins | 64 | — |
| Maximum Operating Frequency | 62.5 MHz | — |
| Propagation Delay (tpd) | [DATA_NEEDED: -1 speed grade tpd in ns] | — |
| Điện áp cung cấp | 5 V | [DATA_NEEDED: VCC range] |
| Process Technology | UV EPROM, erasable windowless | — |
| Programmable Interconnect | PIA (Programmable Interconnect Array) | — |
| JTAG Boundary Scan | IEEE 1149.1 compliant | — |
| Hộp | 64-pin Ceramic J-Lead Chip Carrier (LC) | — |
| Kiểu lắp đặt | Surface Mount | Surface Mount or Through-Hole (package dependent) |
| Nhiệt độ hoạt động | 0C to +70C (commercial) | Commercial (0C to +70C) |
| Trạng thái RoHS | Non-compliant (ceramic windowless package, lead-bearing termination) | unknown |
| Device Family | — | MAX 5000 |
| Architecture | — | Multi-array matrix (PAL-based macrocells) |
| Logic Density | — | [DATA_NEEDED: usable gates] |
| Number of Macrocells | — | [DATA_NEEDED: macrocell count] |
| Số lượng chân | — | [DATA_NEEDED: pin count] |
| Package Type | — | [DATA_NEEDED: package suffix - C denotes commercial temperature grade] |
| Technology | — | CMOS EPROM |
| Programmability | — | UV-erasable, JEDEC fuse map |
| Propagation Delay | — | [DATA_NEEDED: tpd specification] |
| Maximum Toggle Frequency | — | [DATA_NEEDED: fmax] |
| Lead-Free | — | unknown |
| Cấp MSL | — | [DATA_NEEDED] |