EPM5192AGC84-20 vs EPM5192AJC84-15 So sánh

So sánh chi tiết song song của EPM5192AGC84-20 bằng Altera và EPM5192AJC84-15 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM5192AGC84-20 EPM5192AJC84-15
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Product Type Complex Programmable Logic Device (CPLD) —
Family MAX 5000 MAX 5000
Macrocells 192 192
User I/O Pins 64 —
Dedicated Inputs 7 —
Logic Gates (typical) [DATA_NEEDED: typical gate count] —
Maximum Clock Frequency (fMAX) 66.7 MHz 83.3 MHz
Pin-to-Pin Delay (tPD) 20 ns —
Speed Grade -20 —
Hộp 84-pin Ceramic Pin Grid Array (CPGA, WPGA) 84-pin PLCC (J84C) windowed ceramic
Package Code WPGA —
Erasure Method UV-Erasable (with OTP window) —
Process Technology CMOS CMOS EPROM
Operating Temperature Grade Commercial —
Điện áp cung cấp [DATA_NEEDED: VCC range] —
I/O Standard 5V CMOS / TTL compatible —
Trạng thái RoHS [DATA_NEEDED: RoHS compliance] Non-compliant (contains Pb, ceramic windowed package)
Kiểu lắp đặt Through-Hole (Pin Grid Array socket) Surface Mount
Device Type — EPLD (Erasable Programmable Logic Device)
Propagation Delay (tpd) — 15 ns
Supply Voltage (VCC) — 5 V (single supply)
Technology — CMOS, UV-erasable EPROM
Nhiệt độ hoạt động — [DATA_NEEDED: commercial/industrial/military grade]
Programming Method — UV-erase + EPROM programming (windowed package)
Logic Blocks — 16 Logic Array Blocks (LABs)
I/O Pins — [DATA_NEEDED: user I/O count]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá