EPM5192IC-1 vs EPM5192LI-1 So sánh

So sánh chi tiết song song của EPM5192IC-1 bằng Altera và EPM5192LI-1 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM5192IC-1 EPM5192LI-1
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Family MAX 5000 EPLD MAX 5000
Macrocells 192 192
Usable Gates 3750 3,750
Dedicated Inputs 7 —
I/O Pins 64 —
Pin-to-Pin Delay (tPD) 15 ns (max, -1 speed grade) —
Counter Frequency (fCNT) 76.9 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (nominal 5 V) —
Nhiệt độ hoạt động -40C to +85C (industrial) [DATA_NEEDED: industrial vs military range]
Technology CMOS, UV-erasable, in-system programmable —
Hộp 68-pin ceramic J-lead (IC-1 suffix) —
Programming Interface JTAG / IEEE Std 1149.1 boundary scan —
Security Bit Yes (design protection) —
Supply Current (Icc, typical) [DATA_NEEDED: Icc] mA —
Output Drive Current (IOH/IOL) [DATA_NEEDED: IOH/IOL] mA —
Device Type — EPLD (UV-Erasable/OTP Complex PLD)
Maximum Toggle Frequency — 40 MHz
Điện áp cung cấp — 5 V
Propagation Delay (tPD) — [DATA_NEEDED: tPD in ns at -1 grade]
User I/O Pins — [DATA_NEEDED: user I/O count for JLCC variant]
Package Type — JLCC (windowed, ceramic, UV-erasable)
Process Technology — CMOS EPROM, UV-erasable
Speed Grade — -1
Số chân — [DATA_NEEDED: pin count of LI package]
Kiểu lắp đặt — Surface Mount (JLCC with J-leads)
Cấp MSL — [DATA_NEEDED: MSL level]
Trạng thái RoHS — [DATA_NEEDED: RoHS status of ceramic LI variant]
Lead Free — [DATA_NEEDED: lead-free]
Programmable Interconnect — Programmable Interconnect Array (PIA)
Architecture — EEPROM/EPROM-based, non-volatile, instant-on

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá