EPM5192JC-ES vs EPM5192JC2 So sánh
So sánh chi tiết song song của EPM5192JC-ES bằng Intel và EPM5192JC2 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5192JC-ES | EPM5192JC2 |
|---|---|---|
| Thương hiệu | Intel | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Device Family | MAX 5000 | — |
| Device Type | CPLD (EPLD) | CPLD (Complex Programmable Logic Device) |
| Macrocells | 192 | 192 |
| Logic Array Blocks (LABs) | 12 | 12 |
| Interconnect | Programmable Interconnect Array (PIA) | Programmable Interconnect Array (PIA) |
| Configuration Memory | EPROM (UV-erasable, one-time programmable for JC-ES) | — |
| Hộp | 84-pin PLCC (J-lead, CQCC, JEDEC S-CQCC-J84) | PLCC-68 (JC) |
| Kiểu lắp đặt | Surface Mount | Surface Mount (socketable PLCC) |
| Technology | CMOS | — |
| Programming | Altera MAX+PLUS II or compatible programmer | Altera Master Programmer / ByteBlaster via JTAG-style interface |
| Nhiệt độ hoạt động | [DATA_NEEDED: operating temperature range for ES grade] | — |
| Điện áp cung cấp | [DATA_NEEDED: VCC nominal] | — |
| User I/O Pins | [DATA_NEEDED: user I/O count for JC-ES in PLCC-84] | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS compliance] | — |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| Cấp MSL | [DATA_NEEDED: MSL rating] | — |
| Note | Datasheet source: Altera MAX 5000 family document, 52 pages | — |
| Family | — | MAX 5000 |
| Usable Gates (equivalent) | — | 6000 |
| Maximum User I/O | — | 64 |
| Dedicated Inputs | — | 7 |
| External Clock Inputs | — | 1 (with shared input/clock capability) |
| Tần số xung maksimum | — | 50 MHz |
| Propagation Delay (tPD) | — | 45 ns (speed grade -2) |
| Process Technology | — | CMOS, UV-erasable |