EPM5192JI-2 vs EPM5192LI-1 So sánh
So sánh chi tiết song song của EPM5192JI-2 bằng Altera và EPM5192LI-1 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5192JI-2 | EPM5192LI-1 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | NRND |
| Family | MAX 5000 | MAX 5000 |
| Device Type | EPLD (Erasable Programmable Logic Device) | EPLD (UV-Erasable/OTP Complex PLD) |
| Macrocells | 192 | 192 |
| Usable Gates | 5000 | 3,750 |
| Dedicated Inputs | 12 | — |
| Flip-Flops | 192 | — |
| Speed Grade | -2 | -1 |
| Hộp | JLCC-68 (J-Lead Ceramic) | — |
| Nhiệt độ hoạt động | 0C to +70C (commercial) | [DATA_NEEDED: industrial vs military range] |
| Programming Technology | UV-Erasable EPROM | — |
| Architecture | Sum-of-products with Programmable Interconnect Array (PIA) | EEPROM/EPROM-based, non-volatile, instant-on |
| Điện áp cung cấp | 5 V (typical) | 5 V |
| Process Technology | CMOS EPROM | CMOS EPROM, UV-erasable |
| Kiểu lắp đặt | Surface Mount | Surface Mount (JLCC with J-leads) |
| Trạng thái RoHS | Non-compliant (ceramic JLCC, contains lead) | [DATA_NEEDED: RoHS status of ceramic LI variant] |
| Trạng thái vòng đời | Obsolete (legacy Altera MAX 5000 family) | — |
| Maximum Toggle Frequency | — | 40 MHz |
| Propagation Delay (tPD) | — | [DATA_NEEDED: tPD in ns at -1 grade] |
| User I/O Pins | — | [DATA_NEEDED: user I/O count for JLCC variant] |
| Package Type | — | JLCC (windowed, ceramic, UV-erasable) |
| Số chân | — | [DATA_NEEDED: pin count of LI package] |
| Cấp MSL | — | [DATA_NEEDED: MSL level] |
| Lead Free | — | [DATA_NEEDED: lead-free] |
| Programmable Interconnect | — | Programmable Interconnect Array (PIA) |