EPM5192LI-1 vs EPM5192JI So sánh

So sánh chi tiết song song của EPM5192LI-1 bằng Altera và EPM5192JI bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM5192LI-1 EPM5192JI
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND Obsolete
Family MAX 5000 MAX 5000
Device Type EPLD (UV-Erasable/OTP Complex PLD) EPLD (UV-erasable CMOS Programmable Logic Device)
Usable Gates 3,750 —
Macrocells 192 192
Maximum Toggle Frequency 40 MHz —
Điện áp cung cấp 5 V 4.75 V to 5.25 V (nominal 5 V)
Propagation Delay (tPD) [DATA_NEEDED: tPD in ns at -1 grade] —
User I/O Pins [DATA_NEEDED: user I/O count for JLCC variant] 64
Package Type JLCC (windowed, ceramic, UV-erasable) —
Process Technology CMOS EPROM, UV-erasable —
Speed Grade -1 —
Nhiệt độ hoạt động [DATA_NEEDED: industrial vs military range] -40 C to +125 C (industrial, I-suffix)
Số chân [DATA_NEEDED: pin count of LI package] —
Kiểu lắp đặt Surface Mount (JLCC with J-leads) Surface Mount (PLCC socket recommended for UV erasure)
Cấp MSL [DATA_NEEDED: MSL level] —
Trạng thái RoHS [DATA_NEEDED: RoHS status of ceramic LI variant] [DATA_NEEDED: RoHS status - pre-2010 part, likely non-compliant]
Lead Free [DATA_NEEDED: lead-free] —
Programmable Interconnect Programmable Interconnect Array (PIA) —
Architecture EEPROM/EPROM-based, non-volatile, instant-on —
Logic Array Blocks (LABs) — 12
Dedicated Inputs — 7
Propagation Delay (tpd) — 55 ns
Technology — CMOS EPROM, UV-erasable
Hộp — 84-pin PLCC (windowed, J-suffix ceramic)
Programming Method — Altera MAX 5000 programming algorithm (device programmer)
Erasure Method — UV exposure through windowed package

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá