EPM7160STI100-10 vs EPM7160STC100-10 So sánh

So sánh chi tiết song song của EPM7160STI100-10 bằng Altera và EPM7160STC100-10 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM7160STI100-10 EPM7160STC100-10
Thương hiệu Altera Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Lần mua cuối
Family MAX 7000S MAX 7000S
Macrocells 160 —
Usable Gates 3,200 3,200
User I/Os 84 84
Logic Elements / Blocks 16 Logic Array Blocks (LABs) —
Propagation Delay (tPD) 10 ns —
Maximum Operating Frequency 100 MHz —
Internal Supply Voltage 4.75 V to 5.25 V —
I/O Supply Voltage 5.0 V —
Programmable Type In-System Programmable (EEPROM) —
Nhiệt độ hoạt động -40 C to +85 C (Industrial) 0 C to +70 C (commercial)
Hộp TQFP-100 (100-pin Thin Quad Flat Pack) 100-pin TQFP
Kiểu lắp đặt Surface Mount Surface Mount
JTAG / Boundary Scan IEEE Std. 1149.1 compliant —
PCI Compliance PCI Local Bus Specification Rev. 2.2 (for -10 speed grade) —
Trạng thái RoHS [DATA_NEEDED: RoHS status - not explicitly stated in provided data] Non-RoHS (legacy Altera part; -10N variant is RoHS)
Cấp MSL [DATA_NEEDED: MSL rating] —
Lead-Free [DATA_NEEDED: lead-free status] —
Device Type — CPLD (Complex Programmable Logic Device)
Macro Cells — 160
Logic Elements — 160 macrocells / 10 Logic Array Blocks
Supply Voltage (VCC) — 5.0 V (4.75 V - 5.25 V)
Propagation Delay (tPD1) — 10 ns
Global Clock Setup Time — 6 ns
Internal Counter Frequency — 100 MHz
Technology — CMOS, EEPROM-based
In-System Programmability — Yes (IEEE 1149.1 JTAG)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá