EPM9320LI84-20N vs EPM9320LC84-10 So sánh

So sánh chi tiết song song của EPM9320LI84-20N bằng Altera và EPM9320LC84-10 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM9320LI84-20N EPM9320LC84-10
Thương hiệu Altera Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Family MAX 9000 MAX 9000 EPLD
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 320 320
Usable Gates 6,000 to 12,000 6000 (typical)
User I/O Pins 60 —
Total Pins 84 —
Hộp PLCC-84 (Plastic Leaded Chip Carrier, J-lead) 84-pin PLCC (JEDEC MO-047)
Propagation Delay (tPD) 20 ns (speed grade -20) —
Pin-to-Pin Delay 16 ns (per DigChip spec block) —
Maximum Counter Frequency 118 MHz —
Logic Family CMOS, EEPROM-based —
Điện áp cung cấp 5.0 V —
Nhiệt độ hoạt động 0 C to +70 C (commercial) 0C to +70C (commercial) [DATA_NEEDED: exact grade suffix]
Programming Interface IEEE 1149.1 JTAG, in-system programmable JTAG (IEEE 1149.1) boundary-scan, Altera ByteBlaster compatible
Architecture Multiple Array MatriX (MAX) - third generation —
Process Technology Advanced CMOS EEPROM 0.7 µm CMOS EEPROM/UV-EPROM
Trạng thái RoHS [DATA_NEEDED: RoHS compliance status] ROHS3 Compliant (per fpgalink listing)
Device — EPM9320
Logic Array Blocks (LABs) — 16
Maximum User I/O Pins — 168 (varies by package)
Pin-to-Pin Logic Delay (tPD) — 10 ns
Maximum Frequency (fCNT) — [DATA_NEEDED: fCNT in MHz]
Supply Voltage (VCC) — 5.0 V (typical, see datasheet)
Kiểu lắp đặt — Surface Mount (PLCC socket also common)
Configuration — Non-volatile EEPROM (instant-on, no boot PROM)
Cấp độ độ ẩm nhạy cảm (MSL) — MSL-3, 168 hours (per fpgalink listing)
Manufacturer Lead Time — 1-7 days (per fpgalink listing)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá