EPM9320RC208-20N vs EPM9320RI208-20N So sánh

So sánh chi tiết song song của EPM9320RC208-20N bằng Altera và EPM9320RI208-20N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM9320RC208-20N EPM9320RI208-20N
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Device Family MAX 9000 MAX 9000 (EPM9320)
Logic Type Complex Programmable Logic Device (CPLD) EEPROM-based Complex Programmable Logic Device (CPLD)
Usable Gates 6,000 —
Macro Cells 320 —
Logic Array Blocks 20 —
Maximum Pin-to-Pin Delay (tPD) 20 ns —
Maximum Operating Frequency 100 MHz —
Điện áp cung cấp 5.0 V —
Configuration Memory EEPROM (non-volatile) EEPROM (non-volatile)
In-System Programmability Yes, via IEEE Std. 1149.1 JTAG Yes, 5.0 V ISP via JTAG
User I/O Pins 168 —
Hộp 208-pin RQFP (PowerQuad II) 208-pin PQFP (Plastic Quad Flat Pack)
Kiểu lắp đặt Surface Mount Surface Mount
Nhiệt độ hoạt động [DATA_NEEDED: operating temperature range] —
Trạng thái RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Lead Finish [DATA_NEEDED: lead finish] —
Cấp MSL [DATA_NEEDED: MSL level] —
Macrocells — 320
Flip-Flops — 484
Propagation Delay (tPD) — 20 ns
Supply Voltage (VCC) — 5.0 V
I/O Voltage Tolerance — 3.3 V or 5 V configurable
Package Lead Pitch — 0.500 mm
Number of Terminals — 208
Khoảng nhiệt độ hoạt động — -40C to +85C (Industrial)
JTAG Interface — IEEE Std. 1149.1 compliant
Dedicated Input Pins — 4 (low-skew global distribution)
Minimum DC Input on I/O Pins — -0.5 V
Minimum DC Input on Dedicated Inputs — -0.3 V
Input Undershoot/ Overshoot — -2.0 V / 7.0 V for <20 ns (no-load)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá