EPM9320RI208-10N vs EPM9320RI208-20N So sánh

So sánh chi tiết song song của EPM9320RI208-10N bằng Altera và EPM9320RI208-20N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

Altera
EPM9320RI208-10N EPM9320RI208-10N - MAX 9000 CPLD 320 Macro Cells | Altera

EPM9320RI208-10N - MAX 9000 CPLD 320 Macro Cells | Altera

EPM9320RI208-10N ✓ Hoạt động

So sánh thông số kỹ thuật

Tham số EPM9320RI208-10N EPM9320RI208-20N
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Hoạt động NRND
Family MAX 9000 —
Device Type Complex Programmable Logic Device (CPLD) —
Usable Gates 6,000 —
Macro Cells 320 —
Logic Array Blocks (LABs) 20 —
Pin-to-Pin Propagation Delay (tPD) 10 ns —
Maximum System Clock Frequency 100 MHz —
Điện áp cung cấp 5 V —
I/O Voltage 5 V —
User I/O Pins 160 —
Hộp 208-pin RQFP (PowerQuad II) 208-pin PQFP (Plastic Quad Flat Pack)
Kiểu lắp đặt Surface Mount Surface Mount
Configuration Memory EEPROM (non-volatile) EEPROM (non-volatile)
In-System Programmability Yes (JTAG/ISP) Yes, 5.0 V ISP via JTAG
Khoảng nhiệt độ hoạt động -40C to +85C (industrial) -40C to +85C (Industrial)
Trạng thái RoHS Compliant (N suffix = lead-free) [DATA_NEEDED: RoHS status]
Lead Finish Lead-free (matte tin) —
Cấp MSL [DATA_NEEDED: MSL level] —
Device Family — MAX 9000 (EPM9320)
Logic Type — EEPROM-based Complex Programmable Logic Device (CPLD)
Macrocells — 320
Flip-Flops — 484
Propagation Delay (tPD) — 20 ns
Supply Voltage (VCC) — 5.0 V
I/O Voltage Tolerance — 3.3 V or 5 V configurable
Package Lead Pitch — 0.500 mm
Number of Terminals — 208
JTAG Interface — IEEE Std. 1149.1 compliant
Dedicated Input Pins — 4 (low-skew global distribution)
Minimum DC Input on I/O Pins — -0.5 V
Minimum DC Input on Dedicated Inputs — -0.3 V
Input Undershoot/ Overshoot — -2.0 V / 7.0 V for <20 ns (no-load)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá