EPM9400LC84-15 vs EPM9320LC84-10 So sánh

So sánh chi tiết song song của EPM9400LC84-15 bằng Altera và EPM9320LC84-10 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM9400LC84-15 EPM9320LC84-10
Thương hiệu Altera Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Family MAX 9000 MAX 9000 EPLD
Device Type CPLD (Complex Programmable Logic Device) —
Usable Gates 8,000 6000 (typical)
Macro Cells 400 —
Logic Array Blocks 25 —
Maximum User I/Os 59 —
Maximum Operating Frequency 117.6 MHz —
Speed Grade -15 (15 ns pin-to-pin delay) —
Core Supply Voltage (VCCINT) 5.0 V —
Input Logic Compatibility TTL, 3.3 V and 5.0 V tolerant —
Configuration Memory EEPROM (non-volatile, in-system programmable) —
JTAG Interface IEEE Std. 1149.1 compliant (ISP) —
Hộp 84-pin PLCC 84-pin PLCC (JEDEC MO-047)
Kiểu lắp đặt Surface Mount Surface Mount (PLCC socket also common)
Nhiệt độ hoạt động 0C to +70C (Commercial) 0C to +70C (commercial) [DATA_NEEDED: exact grade suffix]
Minimum VCCINT 4.75 V —
Programming Method In-System Programmable via JTAG —
Trạng thái RoHS [DATA_NEEDED: RoHS status] ROHS3 Compliant (per fpgalink listing)
Device — EPM9320
Macrocells — 320
Logic Array Blocks (LABs) — 16
Maximum User I/O Pins — 168 (varies by package)
Pin-to-Pin Logic Delay (tPD) — 10 ns
Maximum Frequency (fCNT) — [DATA_NEEDED: fCNT in MHz]
Supply Voltage (VCC) — 5.0 V (typical, see datasheet)
Process Technology — 0.7 µm CMOS EEPROM/UV-EPROM
Programming Interface — JTAG (IEEE 1149.1) boundary-scan, Altera ByteBlaster compatible
Configuration — Non-volatile EEPROM (instant-on, no boot PROM)
Cấp độ độ ẩm nhạy cảm (MSL) — MSL-3, 168 hours (per fpgalink listing)
Manufacturer Lead Time — 1-7 days (per fpgalink listing)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá