EPM9560ARC240-10N vs EPM9560GC280-15 So sánh

So sánh chi tiết song song của EPM9560ARC240-10N bằng Altera và EPM9560GC280-15 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM9560ARC240-10N EPM9560GC280-15
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Logic Family MAX 9000 (CPLD) —
Process Technology CMOS EEPROM —
Macro Cells 560 560
User I/Os 191 —
Logic Array Blocks (LABs) 16 —
Propagation Delay (tPD) 10 ns —
Internal Frequency (fMAX) 145 MHz —
Supply Voltage (VCCINT) 5.0 V —
Nhiệt độ hoạt động 0°C to +70°C (Commercial) —
Hộp 240-pin RQFP (32x32 mm) —
Kiểu lắp đặt Surface Mount Through-Hole
Programming Interface IEEE 1149.1 JTAG / ByteBlaster —
Programmability In-system, EEPROM-based (non-volatile) In-System Programmable (ISP) via JTAG IEEE 1149.1
I/O Standard 5.0 V TTL-compatible —
Trạng thái RoHS Non-RoHS (legacy Altera part) Non-compliant (ceramic CPGA, contains lead)
Family MAX 9000 MAX 9000
Device Type — EE PLD (CMOS EEPROM-based CPLD)
Typical Gates — 12,000
Maximum Operating Frequency — 117.6 MHz
Propagation Delay (tpd) — 15 ns (speed grade -15)
Propagation Delay (alternate datasheet figure) — 16.6 ns
Supply Voltage (VCCINT/VCCIO) — 5.0 V
Operating Temperature (Commercial) — 0C to +70C
Package Type — CPGA-280 (Ceramic Pin Grid Array, 280 pins)
Technology — CMOS EEPROM, 0.5 um process (MAX third-gen)
Architecture — Multiple Array MatriX (MAX)
Trạng thái vòng đời — Obsolete (legacy Altera MAX 9000 family)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá