EPM9560GI280-15 vs EPM9560GC280-15 So sánh

So sánh chi tiết song song của EPM9560GI280-15 bằng Intel và EPM9560GC280-15 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM9560GI280-15 EPM9560GC280-15
Thương hiệu Intel Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND Obsolete
Device Family MAX 9000 —
Architecture CMOS EEPROM, third-generation Multiple Array MatriX (MAX) Multiple Array MatriX (MAX)
Macrocells 560 —
Flip-Flops 772 —
User I/Os 216 —
Dedicated Inputs 12 —
Logic Elements / Gates 12,000 usable gates —
Internal Frequency (fMAX) 145 MHz —
Propagation Delay (tPD) 11.4 ns —
Clock-to-Output (tCO) 16.6 ns —
Supply Voltage (VCCINT/VCCIO) 4.5 V to 5.5 V (3.3 V or 5 V I/O) 5.0 V
In-System Programmability 5.0-V ISP via JTAG —
Hộp 280-pin PGA (ceramic, metal-sealed cofired) —
Nhiệt độ hoạt động -40 °C to 85 °C (industrial) —
Process Technology CMOS EEPROM —
Trạng thái RoHS [DATA_NEEDED: RoHS status] Non-compliant (ceramic CPGA, contains lead)
Cấp độ độ ẩm nhạy cảm (MSL) MSL-3 (168 hours) —
Family — MAX 9000
Device Type — EE PLD (CMOS EEPROM-based CPLD)
Macro Cells — 560
Typical Gates — 12,000
Maximum Operating Frequency — 117.6 MHz
Propagation Delay (tpd) — 15 ns (speed grade -15)
Propagation Delay (alternate datasheet figure) — 16.6 ns
Operating Temperature (Commercial) — 0C to +70C
Package Type — CPGA-280 (Ceramic Pin Grid Array, 280 pins)
Kiểu lắp đặt — Through-Hole
Programmability — In-System Programmable (ISP) via JTAG IEEE 1149.1
Technology — CMOS EEPROM, 0.5 um process (MAX third-gen)
Trạng thái vòng đời — Obsolete (legacy Altera MAX 9000 family)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá