EPM9560RC208-21 vs EPM9560RC210-20 So sánh

So sánh chi tiết song song của EPM9560RC208-21 bằng Intel và EPM9560RC210-20 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

Altera
EPM9560RC210-20 EPM9560RC210-20 - MAX 9000 CPLD 560 Macrocells | Altera

EPM9560RC210-20 - MAX 9000 CPLD 560 Macrocells | Altera

EPM9560RC210-20 ⚠ Lần mua cuối

So sánh thông số kỹ thuật

Tham số EPM9560RC208-21 EPM9560RC210-20
Thương hiệu Intel Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Lần mua cuối Lần mua cuối
Family MAX 9000 MAX 9000
Architecture Multiple Array MatriX (MAX), third-generation —
Technology CMOS EEPROM-based —
Macrocells 560 560
Usable Gates 12,000 12,000
Logic Array Blocks (LABs) 16 16
Flip-Flops 772 —
Maximum User I/O 149 [DATA_NEEDED: 212 I/O per datasheet, package-dependent]
Propagation Delay (speed grade -21) 21 ns (max, per speed grade designation) —
Điện áp cung cấp 5.0 V 5 V
I/O Voltage Tolerance 3.3 V or 5 V (per variant) —
In-System Programmability Yes (IEEE Std. 1149.1 JTAG) Yes (MAX+PLUS II flow)
Hộp 208-pin RQFP (Power Quad Flat Pack) RQFP-210 (Power Quad Flat Pack, 0.5mm pitch)
Nhiệt độ hoạt động [DATA_NEEDED: industrial or commercial grade -21 suffix] [DATA_NEEDED: commercial 0C to 70C typical; industrial variants exist]
Configuration Memory EEPROM (non-volatile) —
Security Bit Yes (programmable) —
Trạng thái RoHS [DATA_NEEDED: confirm RoHS compliance for -21 variant] RoHS3 Compliant (per supplier listing)
Product Type — CPLD (Complex Programmable Logic Device)
Pin-to-Pin Delay (tPD) — 20 ns
Clock-to-Output (tCO) — 12 ns
Process Technology — 0.65 um EEPROM
Boundary-Scan (JTAG) — IEEE Std 1149.1 compliant
Kiểu lắp đặt — Surface Mount

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá