EPM9560RC240-15W vs EPM9560RC240-15N So sánh

So sánh chi tiết song song của EPM9560RC240-15W bằng Altera và EPM9560RC240-15N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM9560RC240-15W EPM9560RC240-15N
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Family MAX 9000 MAX 9000 (third-generation Multiple Array MatriX)
Device Type Complex Programmable Logic Device (CPLD) —
Usable Gates 12,000 12,000
Macrocells 560 560
User I/O Pins 191 —
Pin-to-Pin Delay 15 ns —
Internal Frequency 117.6 MHz —
Điện áp cung cấp 4.75 V to 5.25 V 5.0 V
Configuration Technology EEPROM (non-volatile) —
In-System Programmability Yes (ISP via JTAG) —
Hộp 240-pin RQFP (PowerQuad) with exposed pad RQFP-240 (240-pin Plastic Quad Flat Pack)
Kiểu lắp đặt Surface Mount Surface Mount
Nhiệt độ hoạt động 0C to +70C (commercial) 0C to +70C (Commercial)
Logic Family CMOS CMOS (EEPROM-based)
Số lượng chân 240 —
Trạng thái RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance - older Altera RQFP part]
Cấp MSL [DATA_NEEDED: MSL level] —
Series — MAX 9000
Logic Array Blocks (LABs) — 35
Maximum User I/O Pins — 216
Pin-to-Pin Propagation Delay (tPD) — 15 ns
Internal Counter Frequency (fCNT) — 145 MHz
Global Setup Time (tFSU) — [DATA_NEEDED: tFSU for -15 grade]
Clock-to-Output Time (tFCO) — [DATA_NEEDED: tFCO for -15 grade]
Programmability — In-system programmable (IEEE 1532/JTAG)
Boundary-Scan Test — JTAG (IEEE 1149.1)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá