EPM9560RI208-10 vs EPM9560RI208-10N So sánh

So sánh chi tiết song song của EPM9560RI208-10 bằng Intel và EPM9560RI208-10N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM9560RI208-10 EPM9560RI208-10N
Thương hiệu Intel Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND Obsolete
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Usable Gates 12,000 12,000
Macrocells 560 —
Logic Array Blocks (LABs) [DATA_NEEDED: LAB count] —
Pin-to-Pin Delay (tPD) 10 ns —
Maximum Counter Frequency 144 MHz —
Supply Voltage (VCCINT) 5.0 V —
User I/O Pins 212 (typical for 208-RQFP package) —
Hộp 208-pin RQFP (Power Quad Flat Pack) 208-pin RQFP (PQFP)
Kiểu lắp đặt Surface Mount —
Nhiệt độ hoạt động -40 °C to +85 °C (Industrial) -40C to +85C (Industrial grade, "RI" suffix)
Programming Interface IEEE 1149.1 (JTAG) / ISP —
Configuration Memory EEPROM, 100 erase/program cycles On-chip EEPROM (non-volatile)
Trạng thái RoHS ROHS3 Compliant ROHS3 Compliant (per fpgalink)
Cấp độ độ ẩm nhạy cảm (MSL) 3 (168 Hours) —
Lead Time 1-7 days (per fpgalink listing) —
Architecture — CMOS EEPROM-based Multiple Array MatriX (MAX)
Macro Cells — 560
Register Bits — 12,160
User I/Os — 212
Pin-to-Pin Delay — 10 ns (speed grade -10)
Maximum Frequency — 100 MHz to 125 MHz
Điện áp cung cấp — 5 V
Programming Method — In-system via IEEE 1149.1 (JTAG)
Cấp MSL — 3 (168 Hours)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá