EP1810JC-45 vs EP1810GC-35 مقارنة
مقارنة تفصيلية جنبًا إلى جنب لـ EP1810JC-45 بواسطة Altera و EP1810GC-35 بواسطة Altera. قارن المواصفات الرئيسية والمعلمات الكهربائية والتغليف وحالة دورة الحياة والأسعار والتوافر لتحديد أفضل مكوّن لمتطلبات تصميمك.
مقارنة المواصفات
| المعامل | EP1810JC-45 | EP1810GC-35 |
|---|---|---|
| العلامة التجارية | Altera | Altera |
| الفئة | FPGA & CPLD | FPGA & CPLD |
| حالة دورة الحياة | NRND | آخر فرصة للشراء |
| Product Type | Classic EPLD (Erasable Programmable Logic Device) | — |
| Family | EP1810 (Classic EPLD Family) | — |
| Macrocells | 48 | 16 |
| Equivalent Gates | 2100 gates | — |
| Dedicated Inputs | 12 | — |
| I/O Pins | 48 | — |
| Total User I/O | 60 | — |
| Propagation Delay (tpd) | 45 ns | — |
| أقصى تردد للساعة | 33.3 MHz | — |
| Technology | CMOS, UV-erasable | CMOS, UV-erasable EPROM cells |
| Maximum Supply Voltage | 5.25 V | — |
| العلبة | PLCC-68 (QCCJ, J-Lead, windowed ceramic) | CPGA-68 (Ceramic Pin Grid Array, 68-pin) |
| عدد الأطراف | 68 | — |
| Package Code | QCCJ | — |
| Temperature Grade | Commercial | — |
| نوع التركيب | Surface Mount | Through Hole |
| حالة RoHS | [DATA_NEEDED: RoHS compliance not stated in verified data] | Not applicable (legacy ceramic package) |
| Device Type | — | EPLD (Erasable Programmable Logic Device) |
| Logic Family | — | Altera Classic EPLD |
| عدد الدبابيس | — | 68 |
| Propagation Delay (tpd max) | — | 40 ns |
| Maximum Inputs | — | 64 |
| Maximum Outputs | — | 48 |
| I/O Standard | — | TTL-compatible |
| Programming Method | — | UV erasure + EPROM programming |
| درجة حرارة التشغيل | — | [DATA_NEEDED: operating temperature range] |
| جهد التغذية | — | [DATA_NEEDED: VCC range] |
| Lead-Free Status | — | Not applicable |
| Manufacturer (current source) | — | Rochester Electronics (authorized Altera EPLD partner) |
| Original Manufacturer | — | Altera Corporation (now Intel FPGA) |