EP1810JC-45 vs EP1810GC-35 तुलना
विस्तृत दोनों ओर की तुलना EP1810JC-45 द्वारा Altera और EP1810GC-35 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP1810JC-45 | EP1810GC-35 |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | NRND | अंतिम बार खरीदें |
| Product Type | Classic EPLD (Erasable Programmable Logic Device) | — |
| Family | EP1810 (Classic EPLD Family) | — |
| Macrocells | 48 | 16 |
| Equivalent Gates | 2100 gates | — |
| Dedicated Inputs | 12 | — |
| I/O Pins | 48 | — |
| Total User I/O | 60 | — |
| Propagation Delay (tpd) | 45 ns | — |
| अधिकतम क्लॉक फ़्रीक्वेंसी | 33.3 MHz | — |
| Technology | CMOS, UV-erasable | CMOS, UV-erasable EPROM cells |
| Maximum Supply Voltage | 5.25 V | — |
| पैकेज | PLCC-68 (QCCJ, J-Lead, windowed ceramic) | CPGA-68 (Ceramic Pin Grid Array, 68-pin) |
| पिन काउंट | 68 | — |
| Package Code | QCCJ | — |
| Temperature Grade | Commercial | — |
| माउंटिंग प्रकार | Surface Mount | Through Hole |
| RoHS स्थिति | [DATA_NEEDED: RoHS compliance not stated in verified data] | Not applicable (legacy ceramic package) |
| Device Type | — | EPLD (Erasable Programmable Logic Device) |
| Logic Family | — | Altera Classic EPLD |
| पिन की संख्या | — | 68 |
| Propagation Delay (tpd max) | — | 40 ns |
| Maximum Inputs | — | 64 |
| Maximum Outputs | — | 48 |
| I/O Standard | — | TTL-compatible |
| Programming Method | — | UV erasure + EPROM programming |
| ऑपरेटिंग तापमान | — | [DATA_NEEDED: operating temperature range] |
| सप्लाई वोल्टेज | — | [DATA_NEEDED: VCC range] |
| Lead-Free Status | — | Not applicable |
| Manufacturer (current source) | — | Rochester Electronics (authorized Altera EPLD partner) |
| Original Manufacturer | — | Altera Corporation (now Intel FPGA) |