EP1810JC-45 vs EP1810GC-35 So sánh
So sánh chi tiết song song của EP1810JC-45 bằng Altera và EP1810GC-35 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP1810JC-45 | EP1810GC-35 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Lần mua cuối |
| Product Type | Classic EPLD (Erasable Programmable Logic Device) | — |
| Family | EP1810 (Classic EPLD Family) | — |
| Macrocells | 48 | 16 |
| Equivalent Gates | 2100 gates | — |
| Dedicated Inputs | 12 | — |
| I/O Pins | 48 | — |
| Total User I/O | 60 | — |
| Propagation Delay (tpd) | 45 ns | — |
| Tần số xung maksimum | 33.3 MHz | — |
| Technology | CMOS, UV-erasable | CMOS, UV-erasable EPROM cells |
| Maximum Supply Voltage | 5.25 V | — |
| Hộp | PLCC-68 (QCCJ, J-Lead, windowed ceramic) | CPGA-68 (Ceramic Pin Grid Array, 68-pin) |
| Số chân | 68 | — |
| Package Code | QCCJ | — |
| Temperature Grade | Commercial | — |
| Kiểu lắp đặt | Surface Mount | Through Hole |
| Trạng thái RoHS | [DATA_NEEDED: RoHS compliance not stated in verified data] | Not applicable (legacy ceramic package) |
| Device Type | — | EPLD (Erasable Programmable Logic Device) |
| Logic Family | — | Altera Classic EPLD |
| Số lượng chân | — | 68 |
| Propagation Delay (tpd max) | — | 40 ns |
| Maximum Inputs | — | 64 |
| Maximum Outputs | — | 48 |
| I/O Standard | — | TTL-compatible |
| Programming Method | — | UV erasure + EPROM programming |
| Nhiệt độ hoạt động | — | [DATA_NEEDED: operating temperature range] |
| Điện áp cung cấp | — | [DATA_NEEDED: VCC range] |
| Lead-Free Status | — | Not applicable |
| Manufacturer (current source) | — | Rochester Electronics (authorized Altera EPLD partner) |
| Original Manufacturer | — | Altera Corporation (now Intel FPGA) |