EP1810JC-25 vs EP1810JC-35 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP1810JC-25 নির্দিষ্ট Intel ও EP1810JC-35 নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EP1810JC-25 | EP1810JC-35 |
|---|---|---|
| ব্র্যান্ড | Intel | Intel |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | NRND | Obsolete |
| Product Type | Classic EPLD (Erasable Programmable Logic Device) | — |
| Family | Altera/Intel Classic EPLD (EP1810 series) | — |
| Macrocells | 48 | — |
| Propagation Delay (tPD) | 25 ns | — |
| Maximum Toggle Frequency | [DATA_NEEDED: max fMAX] | — |
| Input Lines | 60 (including I/O) | — |
| I/O Lines | 48 | — |
| Dedicated Inputs | 12 | — |
| External Clock Inputs | 4 | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | — |
| অপারেটিং তাপমাত্রা | -40 °C to 85 °C (industrial, per distributor listings) | — |
| Technology | CMOS, UV-erasable (windowed ceramic DIP) | — |
| প্যাকেজ | 28-pin ceramic DIP (J) with quartz window | — |
| মাউন্টিং টাইপ | Through-hole | Surface Mount (J-Lead) |
| Erasure Method | UV light (windowed package) | UV (quartz-windowed ceramic package) |
| RoHS স্ট্যাটাস | [DATA_NEEDED: RoHS compliance status] | Compliant (per Altera listing) |
| লাইফসাইকেল স্ট্যাটাস | NRND (Not Recommended for New Designs) | — |
| Device Family | — | Classic EPLD (EP1810) |
| Device Type | — | UV-Erasable Complex PLD (UV PLD / CPLD) |
| Number of Macrocells | — | 48 |
| Propagation Delay (tpd) | — | 35 ns (max) |
| সর্বোচ্চ ক্লক ফ্রিকোয়েন্সি | — | [DATA_NEEDED: fmax for this speed grade] |
| Process Technology | — | CMOS |
| Supply Voltage (Vcc) | — | 5 V (nominal) |
| Maximum Supply Voltage | — | 5.25 V (per distributor listing) |
| Package Type | — | CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ) |
| Number of Terminals | — | 68 |
| Terminal Form | — | J-Bend |
| অপারেটিং তাপমাত্রার পরিসর | — | 0°C to 70°C (Commercial) |
| Temperature Grade | — | Commercial |
| Lead-Free Status | — | Lead-free (per distributor listing) |
| Logic Architecture | — | Programmable AND/OR array with macrocell outputs |