EP1810JC-25 vs EP1810JC-35 השוואה

השוואה מפורטת זה לצד זה של EP1810JC-25 מאת Intel ו EP1810JC-35 מאת Intel. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.

השוואת מפרטים

פרמטר EP1810JC-25 EP1810JC-35
מותג Intel Intel
קטגוריה FPGA & CPLD FPGA & CPLD
סטטוס מחזור חיים NRND Obsolete
Product Type Classic EPLD (Erasable Programmable Logic Device) —
Family Altera/Intel Classic EPLD (EP1810 series) —
Macrocells 48 —
Propagation Delay (tPD) 25 ns —
Maximum Toggle Frequency [DATA_NEEDED: max fMAX] —
Input Lines 60 (including I/O) —
I/O Lines 48 —
Dedicated Inputs 12 —
External Clock Inputs 4 —
Supply Voltage (VCC) 4.75 V to 5.25 V —
טמפרטורת פעולה -40 °C to 85 °C (industrial, per distributor listings) —
Technology CMOS, UV-erasable (windowed ceramic DIP) —
מארז 28-pin ceramic DIP (J) with quartz window —
סוג הרכבה Through-hole Surface Mount (J-Lead)
Erasure Method UV light (windowed package) UV (quartz-windowed ceramic package)
סטטוס RoHS [DATA_NEEDED: RoHS compliance status] Compliant (per Altera listing)
סטטוס מחזור חיים NRND (Not Recommended for New Designs) —
Device Family — Classic EPLD (EP1810)
Device Type — UV-Erasable Complex PLD (UV PLD / CPLD)
Number of Macrocells — 48
Propagation Delay (tpd) — 35 ns (max)
תדר שעון מקסימלי — [DATA_NEEDED: fmax for this speed grade]
Process Technology — CMOS
Supply Voltage (Vcc) — 5 V (nominal)
Maximum Supply Voltage — 5.25 V (per distributor listing)
Package Type — CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ)
Number of Terminals — 68
Terminal Form — J-Bend
טווח טמפרטורת פעולה — 0°C to 70°C (Commercial)
Temperature Grade — Commercial
Lead-Free Status — Lead-free (per distributor listing)
Logic Architecture — Programmable AND/OR array with macrocell outputs

Datasheets ומשאבים

עיין בכל המוצרים צור BOM בקשת הצעת מחיר