EP910ILC-12 vs EP910ILC-15N তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP910ILC-12 নির্দিষ্ট Intel ও EP910ILC-15N নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
Altera
EP910ILC-15N - 450 Gate 24-Macrocell Classic CPLD, 15ns, 5V, 44-PLCC | Altera
EP910ILC-15N Obsoleteবিশিষ্টতা তুলনা
| পারামিটার | EP910ILC-12 | EP910ILC-15N |
|---|---|---|
| ব্র্যান্ড | Intel | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | NRND | Obsolete |
| Product Type | Classic EPLD (Erasable Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Family | Altera EP910 Classic EPLD | Classic |
| Number of Macrocells | 24 | — |
| Usable Gates | 450 (typical) | — |
| Propagation Delay (tPD) | 12 ns (max) | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | 4.75 V to 5.25 V (5 V nominal) |
| Nominal Supply | 5 V | — |
| Memory Technology | UV-erasable CMOS EPROM | — |
| প্যাকেজ | 28-PLCC (J-Lead, 11.5 x 11.5 mm) | PLCC-44 (J-lead, surface mount) |
| মাউন্টিং টাইপ | Surface Mount | Surface Mount |
| অপারেটিং তাপমাত্রা | -40 °C to +85 °C (industrial grade, 'I' suffix) | 0 C to +70 C (commercial) |
| Configuration Storage | Non-volatile EPROM (instant-on) | — |
| Programming Method | Altera programming algorithm (serial/parallel master-slave) | — |
| MSL লেভেল | [DATA_NEEDED: MSL level] | — |
| RoHS স্ট্যাটাস | [DATA_NEEDED: RoHS status] | Compliant |
| পিনের সংখ্যা | 28 | — |
| Feedback Paths | 16 dedicated | — |
| Logic Gates | — | 450 |
| Macro Cells | — | 24 |
| Maximum Propagation Delay (tPD) | — | 15 ns |
| Maximum Operating Frequency | — | 66.6 MHz |
| User I/O Pins | — | 36 |
| Dedicated Input Pins | — | 16 |
| Process Technology | — | CMOS EPROM (one-time programmable) |
| JTAG Support | — | IEEE 1149.1 boundary-scan |
| Programming | — | EPROM / JTAG (Classic EP-series) |