EP910ILC-12 vs EP910ILC-15N So sánh
So sánh chi tiết song song của EP910ILC-12 bằng Intel và EP910ILC-15N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Altera
EP910ILC-15N - 450 Gate 24-Macrocell Classic CPLD, 15ns, 5V, 44-PLCC | Altera
EP910ILC-15N ObsoleteSo sánh thông số kỹ thuật
| Tham số | EP910ILC-12 | EP910ILC-15N |
|---|---|---|
| Thương hiệu | Intel | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Obsolete |
| Product Type | Classic EPLD (Erasable Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Family | Altera EP910 Classic EPLD | Classic |
| Number of Macrocells | 24 | — |
| Usable Gates | 450 (typical) | — |
| Propagation Delay (tPD) | 12 ns (max) | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | 4.75 V to 5.25 V (5 V nominal) |
| Nominal Supply | 5 V | — |
| Memory Technology | UV-erasable CMOS EPROM | — |
| Hộp | 28-PLCC (J-Lead, 11.5 x 11.5 mm) | PLCC-44 (J-lead, surface mount) |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Nhiệt độ hoạt động | -40 °C to +85 °C (industrial grade, 'I' suffix) | 0 C to +70 C (commercial) |
| Configuration Storage | Non-volatile EPROM (instant-on) | — |
| Programming Method | Altera programming algorithm (serial/parallel master-slave) | — |
| Cấp MSL | [DATA_NEEDED: MSL level] | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status] | Compliant |
| Số lượng chân | 28 | — |
| Feedback Paths | 16 dedicated | — |
| Logic Gates | — | 450 |
| Macro Cells | — | 24 |
| Maximum Propagation Delay (tPD) | — | 15 ns |
| Maximum Operating Frequency | — | 66.6 MHz |
| User I/O Pins | — | 36 |
| Dedicated Input Pins | — | 16 |
| Process Technology | — | CMOS EPROM (one-time programmable) |
| JTAG Support | — | IEEE 1149.1 boundary-scan |
| Programming | — | EPROM / JTAG (Classic EP-series) |