EP910ILC-12 vs EP910ILC-15N השוואה
השוואה מפורטת זה לצד זה של EP910ILC-12 מאת Intel ו EP910ILC-15N מאת Altera. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.
Altera
EP910ILC-15N - 450 Gate 24-Macrocell Classic CPLD, 15ns, 5V, 44-PLCC | Altera
EP910ILC-15N Obsoleteהשוואת מפרטים
| פרמטר | EP910ILC-12 | EP910ILC-15N |
|---|---|---|
| מותג | Intel | Altera |
| קטגוריה | FPGA & CPLD | FPGA & CPLD |
| סטטוס מחזור חיים | NRND | Obsolete |
| Product Type | Classic EPLD (Erasable Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Family | Altera EP910 Classic EPLD | Classic |
| Number of Macrocells | 24 | — |
| Usable Gates | 450 (typical) | — |
| Propagation Delay (tPD) | 12 ns (max) | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | 4.75 V to 5.25 V (5 V nominal) |
| Nominal Supply | 5 V | — |
| Memory Technology | UV-erasable CMOS EPROM | — |
| מארז | 28-PLCC (J-Lead, 11.5 x 11.5 mm) | PLCC-44 (J-lead, surface mount) |
| סוג הרכבה | Surface Mount | Surface Mount |
| טמפרטורת פעולה | -40 °C to +85 °C (industrial grade, 'I' suffix) | 0 C to +70 C (commercial) |
| Configuration Storage | Non-volatile EPROM (instant-on) | — |
| Programming Method | Altera programming algorithm (serial/parallel master-slave) | — |
| רמת MSL | [DATA_NEEDED: MSL level] | — |
| סטטוס RoHS | [DATA_NEEDED: RoHS status] | Compliant |
| מספר פינים | 28 | — |
| Feedback Paths | 16 dedicated | — |
| Logic Gates | — | 450 |
| Macro Cells | — | 24 |
| Maximum Propagation Delay (tPD) | — | 15 ns |
| Maximum Operating Frequency | — | 66.6 MHz |
| User I/O Pins | — | 36 |
| Dedicated Input Pins | — | 16 |
| Process Technology | — | CMOS EPROM (one-time programmable) |
| JTAG Support | — | IEEE 1149.1 boundary-scan |
| Programming | — | EPROM / JTAG (Classic EP-series) |