EP910ILC-25 vs EP910ILC-50 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP910ILC-25 নির্দিষ্ট Intel ও EP910ILC-50 নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EP910ILC-25 | EP910ILC-50 |
|---|---|---|
| ব্র্যান্ড | Intel | Intel |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Family | EP910 Classic EPLD | Altera Classic EPLD |
| Macrocells | 24 | 24 |
| User I/O Pins | 36 | 24 |
| Propagation Delay (tPD) | 25 ns | — |
| Internal Frequency (fMAX) | [DATA_NEEDED: fMAX rating] | — |
| Logic Blocks | Sum-of-products AND/OR array | — |
| Technology | CMOS EPROM (UV-erasable) | CMOS EPROM, UV-erasable |
| Configuration Memory | Non-volatile EPROM (windowed ceramic) | — |
| প্যাকেজ | 44-pin JLCC (windowed ceramic) | PLCC-44 (J-lead) |
| মাউন্টিং টাইপ | Surface Mount | Surface Mount (socket-compatible) |
| অপারেটিং তাপমাত্রা | -40C to +85C (industrial) | 0C to +70C (commercial) |
| সাপ্লাই ভোল্টেজ | 5 V | — |
| Development Tool | Altera MAX+PLUS II (legacy) | — |
| RoHS স্ট্যাটাস | non_compliant (ceramic windowed package) | [DATA_NEEDED: RoHS compliance status] |
| লাইফসাইকেল স্ট্যাটাস | Obsolete - last time buy was late 1990s | — |
| Usable Gates | — | 900 (typical) |
| Maximum Frequency | — | [DATA_NEEDED: fMAX value from datasheet] |
| Pin-to-Pin Delay (tpd) | — | 50 ns |
| Supply Voltage (VCC) | — | 5 V (typical) |
| Dedicated Input Pins | — | 12 |
| Programming Cycles | — | 100 (minimum) |
| Boundary Scan | — | IEEE 1149.1 JTAG (selected speed grades) |