EP910ILC-25 vs EP910ILC-50 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP910ILC-25 بذریعہ Intel اور EP910ILC-50 بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP910ILC-25 | EP910ILC-50 |
|---|---|---|
| برانڈ | Intel | Intel |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Family | EP910 Classic EPLD | Altera Classic EPLD |
| Macrocells | 24 | 24 |
| User I/O Pins | 36 | 24 |
| Propagation Delay (tPD) | 25 ns | — |
| Internal Frequency (fMAX) | [DATA_NEEDED: fMAX rating] | — |
| Logic Blocks | Sum-of-products AND/OR array | — |
| Technology | CMOS EPROM (UV-erasable) | CMOS EPROM, UV-erasable |
| Configuration Memory | Non-volatile EPROM (windowed ceramic) | — |
| پیکیج | 44-pin JLCC (windowed ceramic) | PLCC-44 (J-lead) |
| ماؤنٹنگ ٹائپ | Surface Mount | Surface Mount (socket-compatible) |
| آپریٹنگ درجہ حرارت | -40C to +85C (industrial) | 0C to +70C (commercial) |
| سپلائی وولٹیج | 5 V | — |
| Development Tool | Altera MAX+PLUS II (legacy) | — |
| RoHS اسٹیٹس | non_compliant (ceramic windowed package) | [DATA_NEEDED: RoHS compliance status] |
| لائف سائیکل کی حالت | Obsolete - last time buy was late 1990s | — |
| Usable Gates | — | 900 (typical) |
| Maximum Frequency | — | [DATA_NEEDED: fMAX value from datasheet] |
| Pin-to-Pin Delay (tpd) | — | 50 ns |
| Supply Voltage (VCC) | — | 5 V (typical) |
| Dedicated Input Pins | — | 12 |
| Programming Cycles | — | 100 (minimum) |
| Boundary Scan | — | IEEE 1149.1 JTAG (selected speed grades) |