EPM5128JC-1 vs EPM5128JC তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM5128JC-1 নির্দিষ্ট Altera ও EPM5128JC নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EPM5128JC-1 EPM5128JC
ব্র্যান্ড Altera Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete Obsolete
Family MAX 5000 —
Device Type Erasable Programmable Logic Device (EPLD/CPLD) EPLD / CPLD
Macrocells 128 —
Usable Gates 2,500 —
Logic Array Blocks (LABs) [DATA_NEEDED: LAB count] —
Maximum Operating Frequency 62.5 MHz —
Pin-to-Pin Propagation Delay (tPD) 40 ns —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) 5 V (typical)
Technology CMOS, UV-erasable EPROM —
প্যাকেজ 68-pin CQCCJ (Windowed Ceramic J-Lead Chip Carrier) —
মাউন্টিং টাইপ Surface Mount Surface Mount (PLCC socket or solder)
অপারেটিং তাপমাত্রা [DATA_NEEDED: temperature grade] Commercial 0C to +70C
Programming Interface JTAG / Altera dedicated programmer Altera MAX+PLUS II / A+PLUS / legacy programmer
Configuration Memory Non-volatile EPROM (UV-erasable) UV-erasable EPROM (windowed package)
RoHS স্ট্যাটাস non_compliant (ceramic windowed package) [DATA_NEEDED: RoHS status - legacy part]
লাইফসাইকেল স্ট্যাটাস Obsolete - last-time-buy inventory only —
Product Family — MAX 5000
Macrocell Count — 128
Propagation Delay (tPD) — 35 ns
Logic Elements — Programmable AND/OR/XOR array
পিনের সংখ্যা — 68
Package Type — PLCC-68 (JLCC) ceramic, J-leaded
Dedicated Inputs — 8
User I/O Pins — [DATA_NEEDED: user I/O pin count]
Boundary Scan — JTAG IEEE 1149.1 (family feature)
Process Technology — CMOS EPROM
Lead-Free — [DATA_NEEDED: lead-free status]

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট