EPM5192JC2 vs EPM5192JC1 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM5192JC2 নির্দিষ্ট Intel ও EPM5192JC1 নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EPM5192JC2 | EPM5192JC1 |
|---|---|---|
| ব্র্যান্ড | Intel | Intel |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Family | MAX 5000 | MAX 5000 (MAX 5xxx CPLD) |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Macrocells | 192 | — |
| Logic Array Blocks (LABs) | 12 | — |
| Usable Gates (equivalent) | 6000 | — |
| Maximum User I/O | 64 | — |
| Dedicated Inputs | 7 | — |
| External Clock Inputs | 1 (with shared input/clock capability) | — |
| সর্বোচ্চ ক্লক ফ্রিকোয়েন্সি | 50 MHz | — |
| Propagation Delay (tPD) | 45 ns (speed grade -2) | — |
| Process Technology | CMOS, UV-erasable | 0.5 µm CMOS, UV-erasable EPROM |
| Interconnect | Programmable Interconnect Array (PIA) | — |
| প্যাকেজ | PLCC-68 (JC) | [DATA_NEEDED: exact package from datasheet] |
| মাউন্টিং টাইপ | Surface Mount (socketable PLCC) | [DATA_NEEDED: surface mount or through-hole] |
| Programming | Altera Master Programmer / ByteBlaster via JTAG-style interface | — |
| Manufacturer | — | Intel (formerly Altera Corporation) |
| Macro Cells | — | 192 |
| Usable Gates | — | 3750 |
| Maximum Operating Frequency | — | 62.5 MHz |
| Supply Voltage (VCC) | — | 5 V (nominal) |
| Propagation Delay (typ) | — | [DATA_NEEDED: propagation delay in ns] |
| I/O Pins | — | [DATA_NEEDED: I/O pin count] |
| অপারেটিং তাপমাত্রা | — | [DATA_NEEDED: operating temp range] |
| Programming Interface | — | JTAG-compatible (Altera MAX 5xxx) |
| Logic Blocks (LABs) | — | 24 (8 macrocells per LAB) |
| RoHS স্ট্যাটাস | — | unknown |
| AEC-Q100 | — | not_applicable |
| Lifecycle | — | Obsolete - last-time-buy stock only at franchised distributors |