EPM5192JC2 vs EPM5192JC1 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM5192JC2 بذریعہ Intel اور EPM5192JC1 بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM5192JC2 EPM5192JC1
برانڈ Intel Intel
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Family MAX 5000 MAX 5000 (MAX 5xxx CPLD)
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 192 —
Logic Array Blocks (LABs) 12 —
Usable Gates (equivalent) 6000 —
Maximum User I/O 64 —
Dedicated Inputs 7 —
External Clock Inputs 1 (with shared input/clock capability) —
زیادہ سے زیادہ کلاک فریکوئنسی 50 MHz —
Propagation Delay (tPD) 45 ns (speed grade -2) —
Process Technology CMOS, UV-erasable 0.5 µm CMOS, UV-erasable EPROM
Interconnect Programmable Interconnect Array (PIA) —
پیکیج PLCC-68 (JC) [DATA_NEEDED: exact package from datasheet]
ماؤنٹنگ ٹائپ Surface Mount (socketable PLCC) [DATA_NEEDED: surface mount or through-hole]
Programming Altera Master Programmer / ByteBlaster via JTAG-style interface —
Manufacturer — Intel (formerly Altera Corporation)
Macro Cells — 192
Usable Gates — 3750
Maximum Operating Frequency — 62.5 MHz
Supply Voltage (VCC) — 5 V (nominal)
Propagation Delay (typ) — [DATA_NEEDED: propagation delay in ns]
I/O Pins — [DATA_NEEDED: I/O pin count]
آپریٹنگ درجہ حرارت — [DATA_NEEDED: operating temp range]
Programming Interface — JTAG-compatible (Altera MAX 5xxx)
Logic Blocks (LABs) — 24 (8 macrocells per LAB)
RoHS اسٹیٹس — unknown
AEC-Q100 — not_applicable
Lifecycle — Obsolete - last-time-buy stock only at franchised distributors

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں