EPM7128SQC100-7 vs EPM7128SQC100-15 তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM7128SQC100-7 নির্দিষ্ট Intel ও EPM7128SQC100-15 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

Altera
EPM7128SQC100-15 EPM7128SQC100-15 - MAX 7000 CPLD 128MC 15ns 5V | Altera/Intel

EPM7128SQC100-15 - MAX 7000 CPLD 128MC 15ns 5V | Altera/Intel

EPM7128SQC100-15 ⚠ শেষ কিনার সময়

বিশিষ্টতা তুলনা

পারামিটার EPM7128SQC100-7 EPM7128SQC100-15
ব্র্যান্ড Intel Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete শেষবার কেনার সুযোগ
ইউনিট মূল্য (USD) — $8.20
Product Type CPLD - Complex Programmable Logic Device —
Family MAX 7000S MAX 7000
Macro Cells 128 —
Usable Gates 2,500 —
User I/Os 84 84
Logic Elements / LABs 4 Logic Array Blocks (LABs) —
Propagation Delay (tPD) 7.5 ns —
Maximum Internal Frequency 125 MHz —
Supply Voltage (VCCINT/VCCIO) 5.0 V —
Technology CMOS, EEPROM-based, non-volatile —
প্যাকেজ 100-pin PQFP (Plastic Quad Flat Pack) 100-pin PQFP (Plastic Quad Flat Pack)
Programming Interface JTAG (IEEE Std 1149.1), in-system programmable —
অপারেটিং তাপমাত্রা [DATA_NEEDED: operating temperature range] 0C to +70C (Commercial)
মাউন্টিং টাইপ Surface Mount Surface Mount
RoHS স্ট্যাটাস Non-RoHS (legacy SnPb package) Non-compliant (SnPb lead finish - legacy PQFP)
Device Type — CPLD (Complex Programmable Logic Device)
Macrocells — 128
Logic Array Blocks (LABs) — 4 (16 macrocells each)
Pin-to-Pin Delay (tPD) — 15 ns
Maximum Frequency (fMAX) — [DATA_NEEDED: fMAX value]
Typical Gate Count — 2,500 gates
Supply Voltage (VCCINT) — 5 V (5% tolerance)
Programming Technology — EEPROM (in-system programmable via JTAG)
JTAG Interface — IEEE Std. 1149.1 compliant
MSL লেভেল — 3 (168 hours)

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট