EPM7128SQC100-7 vs EPM7128SQC100-15 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM7128SQC100-7 بذریعہ Intel اور EPM7128SQC100-15 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

Altera
EPM7128SQC100-15 EPM7128SQC100-15 - MAX 7000 CPLD 128MC 15ns 5V | Altera/Intel

EPM7128SQC100-15 - MAX 7000 CPLD 128MC 15ns 5V | Altera/Intel

EPM7128SQC100-15 ⚠ آخری بار خریداری

خصوصیات کا موازنہ

پیرامیٹر EPM7128SQC100-7 EPM7128SQC100-15
برانڈ Intel Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete آخری بار خریداری
فی یونٹ قیمت (USD) — $8.20
Product Type CPLD - Complex Programmable Logic Device —
Family MAX 7000S MAX 7000
Macro Cells 128 —
Usable Gates 2,500 —
User I/Os 84 84
Logic Elements / LABs 4 Logic Array Blocks (LABs) —
Propagation Delay (tPD) 7.5 ns —
Maximum Internal Frequency 125 MHz —
Supply Voltage (VCCINT/VCCIO) 5.0 V —
Technology CMOS, EEPROM-based, non-volatile —
پیکیج 100-pin PQFP (Plastic Quad Flat Pack) 100-pin PQFP (Plastic Quad Flat Pack)
Programming Interface JTAG (IEEE Std 1149.1), in-system programmable —
آپریٹنگ درجہ حرارت [DATA_NEEDED: operating temperature range] 0C to +70C (Commercial)
ماؤنٹنگ ٹائپ Surface Mount Surface Mount
RoHS اسٹیٹس Non-RoHS (legacy SnPb package) Non-compliant (SnPb lead finish - legacy PQFP)
Device Type — CPLD (Complex Programmable Logic Device)
Macrocells — 128
Logic Array Blocks (LABs) — 4 (16 macrocells each)
Pin-to-Pin Delay (tPD) — 15 ns
Maximum Frequency (fMAX) — [DATA_NEEDED: fMAX value]
Typical Gate Count — 2,500 gates
Supply Voltage (VCCINT) — 5 V (5% tolerance)
Programming Technology — EEPROM (in-system programmable via JTAG)
JTAG Interface — IEEE Std. 1149.1 compliant
MSL لیول — 3 (168 hours)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں