EPM7128STC100-10 vs EPM7128SQC100-15 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM7128STC100-10 নির্দিষ্ট Altera ও EPM7128SQC100-15 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
Altera
EPM7128STC100-10 - 128-Macro MAX 7000S CPLD, 10ns TQFP-100 | Intel / Altera
EPM7128STC100-10 ObsoleteAltera
EPM7128SQC100-15 - MAX 7000 CPLD 128MC 15ns 5V | Altera/Intel
EPM7128SQC100-15 ⚠ শেষ কিনার সময়বিশিষ্টতা তুলনা
| পারামিটার | EPM7128STC100-10 | EPM7128SQC100-15 |
|---|---|---|
| ব্র্যান্ড | Altera | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | শেষবার কেনার সুযোগ |
| ইউনিট মূল্য (USD) | — | $8.20 |
| Family | MAX 7000S | MAX 7000 |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macro Cells | 128 | — |
| Usable Gates | 2,500 | — |
| User I/Os | 84 | 84 |
| Logic Array Blocks | 8 (16 macrocells per LAB) | — |
| Propagation Delay (tPD) | 10 ns | — |
| Internal Counter Frequency (fCNT) | 100 MHz | — |
| Logic Family | CMOS | — |
| Supply Voltage (VCCINT) | 5 V | 5 V (5% tolerance) |
| MultiVolt I/O Voltage | 3.3 V / 5 V | — |
| প্যাকেজ | TQFP-100 (C100) | 100-pin PQFP (Plastic Quad Flat Pack) |
| পিন সংখ্যা | 100 | — |
| মাউন্টিং টাইপ | Surface Mount | Surface Mount |
| Programmability | In-System Programmable (JTAG, IEEE 1149.1), EEPROM | — |
| অপারেটিং তাপমাত্রা | 0C to +70C (commercial) | 0C to +70C (Commercial) |
| RoHS স্ট্যাটাস | [DATA_NEEDED: RoHS compliance status not in provided data] | Non-compliant (SnPb lead finish - legacy PQFP) |
| Macrocells | — | 128 |
| Logic Array Blocks (LABs) | — | 4 (16 macrocells each) |
| Pin-to-Pin Delay (tPD) | — | 15 ns |
| Maximum Frequency (fMAX) | — | [DATA_NEEDED: fMAX value] |
| Typical Gate Count | — | 2,500 gates |
| Programming Technology | — | EEPROM (in-system programmable via JTAG) |
| JTAG Interface | — | IEEE Std. 1149.1 compliant |
| MSL লেভেল | — | 3 (168 hours) |