EPM7128STC100-10 vs EPM7128SQC100-15 Karşılaştırma

Ayrıntılı yan yana karşılaştırma EPM7128STC100-10 tarafından Altera ve EPM7128SQC100-15 tarafından AlteraAnahtar özellikleri, elektriksel parametreleri, ambalajı, yaşam döngüsü durumu, fiyatlandırma ve mevcudiyeti karşılaştırarak tasarım gereksinimleriniz için en iyi bileşeni belirleyin.

Altera
EPM7128SQC100-15 EPM7128SQC100-15 - MAX 7000 CPLD 128MC 15ns 5V | Altera/Intel

EPM7128SQC100-15 - MAX 7000 CPLD 128MC 15ns 5V | Altera/Intel

EPM7128SQC100-15 ⚠ Son Satın Alma

Özellik Karşılaştırması

Parametre EPM7128STC100-10 EPM7128SQC100-15
Marka Altera Altera
Kategori FPGA & CPLD FPGA & CPLD
Yaşam Döngüsü Durumu Obsolete Son Alış Zamanı
Birim Fiyat (USD) — $8,20
Family MAX 7000S MAX 7000
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macro Cells 128 —
Usable Gates 2,500 —
User I/Os 84 84
Logic Array Blocks 8 (16 macrocells per LAB) —
Propagation Delay (tPD) 10 ns —
Internal Counter Frequency (fCNT) 100 MHz —
Logic Family CMOS —
Supply Voltage (VCCINT) 5 V 5 V (5% tolerance)
MultiVolt I/O Voltage 3.3 V / 5 V —
Paket TQFP-100 (C100) 100-pin PQFP (Plastic Quad Flat Pack)
Pin Sayısı 100 —
Montaj Türü Surface Mount Surface Mount
Programmability In-System Programmable (JTAG, IEEE 1149.1), EEPROM —
İşletim Sıcaklığı 0C to +70C (commercial) 0C to +70C (Commercial)
RoHS Durumu [DATA_NEEDED: RoHS compliance status not in provided data] Non-compliant (SnPb lead finish - legacy PQFP)
Macrocells — 128
Logic Array Blocks (LABs) — 4 (16 macrocells each)
Pin-to-Pin Delay (tPD) — 15 ns
Maximum Frequency (fMAX) — [DATA_NEEDED: fMAX value]
Typical Gate Count — 2,500 gates
Programming Technology — EEPROM (in-system programmable via JTAG)
JTAG Interface — IEEE Std. 1149.1 compliant
MSL Seviyesi — 3 (168 hours)

Dökümanlar & Kaynaklar

Tüm Ürünleri Gözden Geçir BOM Oluştur Teklif İsteyin