EPM7128STC100-10 vs EPM7128SQC100-15 So sánh

So sánh chi tiết song song của EPM7128STC100-10 bằng Altera và EPM7128SQC100-15 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

Altera
EPM7128SQC100-15 EPM7128SQC100-15 - MAX 7000 CPLD 128MC 15ns 5V | Altera/Intel

EPM7128SQC100-15 - MAX 7000 CPLD 128MC 15ns 5V | Altera/Intel

EPM7128SQC100-15 ⚠ Lần mua cuối

So sánh thông số kỹ thuật

Tham số EPM7128STC100-10 EPM7128SQC100-15
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Lần mua cuối
Giá đơn vị (USD) — $8,20
Family MAX 7000S MAX 7000
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macro Cells 128 —
Usable Gates 2,500 —
User I/Os 84 84
Logic Array Blocks 8 (16 macrocells per LAB) —
Propagation Delay (tPD) 10 ns —
Internal Counter Frequency (fCNT) 100 MHz —
Logic Family CMOS —
Supply Voltage (VCCINT) 5 V 5 V (5% tolerance)
MultiVolt I/O Voltage 3.3 V / 5 V —
Hộp TQFP-100 (C100) 100-pin PQFP (Plastic Quad Flat Pack)
Số chân 100 —
Kiểu lắp đặt Surface Mount Surface Mount
Programmability In-System Programmable (JTAG, IEEE 1149.1), EEPROM —
Nhiệt độ hoạt động 0C to +70C (commercial) 0C to +70C (Commercial)
Trạng thái RoHS [DATA_NEEDED: RoHS compliance status not in provided data] Non-compliant (SnPb lead finish - legacy PQFP)
Macrocells — 128
Logic Array Blocks (LABs) — 4 (16 macrocells each)
Pin-to-Pin Delay (tPD) — 15 ns
Maximum Frequency (fMAX) — [DATA_NEEDED: fMAX value]
Typical Gate Count — 2,500 gates
Programming Technology — EEPROM (in-system programmable via JTAG)
JTAG Interface — IEEE Std. 1149.1 compliant
Cấp MSL — 3 (168 hours)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá