EP610JI-30 vs EP610LI-35 Vergleich

Detaillierter Direktvergleich von EP610JI-30 von Altera und EP610LI-35 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EP610JI-30 EP610LI-35
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus NRND Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $9,40 $10,50
Family Altera Classic EPLD (EP610) Classic EPLD
Device Type UV Erasable Programmable Logic Device (EPLD) —
Macrocells 16 —
Propagation Delay (tpd) 30 ns (max) —
Pipelined Data Rate Up to 100 MHz Up to 100 MHz
Product Terms 160 160
Dedicated Inputs 4 4
I/O Pins 16 —
External Clocks 2 —
Versorgungsspannung 5 V (single supply) 5 V
Process Technology CMOS CMOS
Gehäuse CQCC28 (windowed ceramic JLCC, J-bend) 28-pin PLCC (windowed ceramic, 'LI')
Package Code JLCC-28 / CQCC28 —
Erasure Method Ultraviolet (UV) via top window —
Programming Altera Logic Programmer compatible —
Betriebstemperatur -40C to +85C (industrial, per EP610 family suffix convention) —
Montageart Surface Mount (JLCC) Surface Mount
RoHS-Status [DATA_NEEDED: RoHS status - vintage ceramic package, likely non-RoHS] [DATA_NEEDED: RoHS compliance status]
Lead-Free [DATA_NEEDED: lead-free status] —
Series — EP610
Number of Macrocells — 16
Usable Gates — 300
Number of I/O Pins — 16
Total Inputs — 20
External Clock Inputs — 2
Maximum Propagation Delay — 35 ns (tpd)
Maximum Operating Frequency — 28.6 MHz (fmax)
Architecture — PAL-type (AND-OR array)
Betriebstemperaturbereich — [DATA_NEEDED: military/industrial operating temperature range]
Programming Technology — UV-erasable (EPROM)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern