EP610JI-30 vs EP610LI-35 Comparaison

Comparaison détaillée côte à côte de EP610JI-30 par Altera et EP610LI-35 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP610JI-30 EP610LI-35
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,40 $10,50
Family Altera Classic EPLD (EP610) Classic EPLD
Device Type UV Erasable Programmable Logic Device (EPLD) —
Macrocells 16 —
Propagation Delay (tpd) 30 ns (max) —
Pipelined Data Rate Up to 100 MHz Up to 100 MHz
Product Terms 160 160
Dedicated Inputs 4 4
I/O Pins 16 —
External Clocks 2 —
Tension d'alimentation 5 V (single supply) 5 V
Process Technology CMOS CMOS
Boîtier CQCC28 (windowed ceramic JLCC, J-bend) 28-pin PLCC (windowed ceramic, 'LI')
Package Code JLCC-28 / CQCC28 —
Erasure Method Ultraviolet (UV) via top window —
Programming Altera Logic Programmer compatible —
Température de fonctionnement -40C to +85C (industrial, per EP610 family suffix convention) —
Type de montage Surface Mount (JLCC) Surface Mount
Statut RoHS [DATA_NEEDED: RoHS status - vintage ceramic package, likely non-RoHS] [DATA_NEEDED: RoHS compliance status]
Lead-Free [DATA_NEEDED: lead-free status] —
Series — EP610
Number of Macrocells — 16
Usable Gates — 300
Number of I/O Pins — 16
Total Inputs — 20
External Clock Inputs — 2
Maximum Propagation Delay — 35 ns (tpd)
Maximum Operating Frequency — 28.6 MHz (fmax)
Architecture — PAL-type (AND-OR array)
Plage de température de fonctionnement — [DATA_NEEDED: military/industrial operating temperature range]
Programming Technology — UV-erasable (EPROM)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis