EP610JI-30 vs EP610LI-35 Comparación

Comparación detallada lado a lado de EP610JI-30 por Altera y EP610LI-35 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP610JI-30 EP610LI-35
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $9,40 $10,50
Family Altera Classic EPLD (EP610) Classic EPLD
Device Type UV Erasable Programmable Logic Device (EPLD) —
Macrocells 16 —
Propagation Delay (tpd) 30 ns (max) —
Pipelined Data Rate Up to 100 MHz Up to 100 MHz
Product Terms 160 160
Dedicated Inputs 4 4
I/O Pins 16 —
External Clocks 2 —
Tensión de alimentación 5 V (single supply) 5 V
Process Technology CMOS CMOS
Encapsulado CQCC28 (windowed ceramic JLCC, J-bend) 28-pin PLCC (windowed ceramic, 'LI')
Package Code JLCC-28 / CQCC28 —
Erasure Method Ultraviolet (UV) via top window —
Programming Altera Logic Programmer compatible —
Temperatura de funcionamiento -40C to +85C (industrial, per EP610 family suffix convention) —
Tipo de montaje Surface Mount (JLCC) Surface Mount
Estado RoHS [DATA_NEEDED: RoHS status - vintage ceramic package, likely non-RoHS] [DATA_NEEDED: RoHS compliance status]
Lead-Free [DATA_NEEDED: lead-free status] —
Series — EP610
Number of Macrocells — 16
Usable Gates — 300
Number of I/O Pins — 16
Total Inputs — 20
External Clock Inputs — 2
Maximum Propagation Delay — 35 ns (tpd)
Maximum Operating Frequency — 28.6 MHz (fmax)
Architecture — PAL-type (AND-OR array)
Rango de temperatura de funcionamiento — [DATA_NEEDED: military/industrial operating temperature range]
Programming Technology — UV-erasable (EPROM)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización