EP610JI-30 vs EP610LI-35 비교
다음의 상세 나란히 비교: EP610JI-30 제조: Altera 및 EP610LI-35 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.
사양 비교
| 파라미터 | EP610JI-30 | EP610LI-35 |
|---|---|---|
| 브랜드 | Altera | Altera |
| 카테고리 | FPGA & CPLD | FPGA & CPLD |
| 수명 주기 상태 | NRND | Obsolete |
| 재고 상태 | In Stock | In Stock |
| 단가 (USD) | $9.40 | $10.50 |
| Family | Altera Classic EPLD (EP610) | Classic EPLD |
| Device Type | UV Erasable Programmable Logic Device (EPLD) | — |
| Macrocells | 16 | — |
| Propagation Delay (tpd) | 30 ns (max) | — |
| Pipelined Data Rate | Up to 100 MHz | Up to 100 MHz |
| Product Terms | 160 | 160 |
| Dedicated Inputs | 4 | 4 |
| I/O Pins | 16 | — |
| External Clocks | 2 | — |
| 공급 전압 | 5 V (single supply) | 5 V |
| Process Technology | CMOS | CMOS |
| 패키지 | CQCC28 (windowed ceramic JLCC, J-bend) | 28-pin PLCC (windowed ceramic, 'LI') |
| Package Code | JLCC-28 / CQCC28 | — |
| Erasure Method | Ultraviolet (UV) via top window | — |
| Programming | Altera Logic Programmer compatible | — |
| 동작 온도 | -40C to +85C (industrial, per EP610 family suffix convention) | — |
| 실장 유형 | Surface Mount (JLCC) | Surface Mount |
| RoHS 상태 | [DATA_NEEDED: RoHS status - vintage ceramic package, likely non-RoHS] | [DATA_NEEDED: RoHS compliance status] |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| Series | — | EP610 |
| Number of Macrocells | — | 16 |
| Usable Gates | — | 300 |
| Number of I/O Pins | — | 16 |
| Total Inputs | — | 20 |
| External Clock Inputs | — | 2 |
| Maximum Propagation Delay | — | 35 ns (tpd) |
| Maximum Operating Frequency | — | 28.6 MHz (fmax) |
| Architecture | — | PAL-type (AND-OR array) |
| 동작 온도 범위 | — | [DATA_NEEDED: military/industrial operating temperature range] |
| Programming Technology | — | UV-erasable (EPROM) |