EP910PI-40 vs EP910PC-30 Comparación

Comparación detallada lado a lado de EP910PI-40 por Altera y EP910PC-30 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP910PI-40 EP910PC-30
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Última compra Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $9,85 $6,50
Device Family Classic EPLD —
Part Number EP910PI-40 —
Architecture PAL-type macrocell, CMOS, UV-erasable —
Number of Macrocells 24 —
Number of Dedicated Inputs 12 —
Number of I/O Lines 24 —
External Clock Inputs 2 —
Frecuencia de reloj máxima 25 MHz —
Propagation Delay (tPD) 43 ns —
Speed Grade -40 (43 ns) —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) 5 V ±10%
Encapsulado PDIP-40 (Plastic DIP, 40-pin) PDIP-40 (plastic DIP, 0.6 inch)
Temperatura de funcionamiento 0C to +70C (commercial) 0C to +70C (commercial)
Tipo de montaje Through-Hole Through-hole DIP
Process Technology CMOS (UV-erasable) —
Estado RoHS [DATA_NEEDED: RoHS compliance status] Non-compliant (contains lead, PDIP package)
Programming Method UV-erase + Altera programmer (legacy) —
Programmable Polarity Yes (user-configurable output) —
Output Enable Control Yes (per-pin three-state) —
Family — Altera Classic EPLD
Macrocells — 24
Usable Gates — ~450
Pin-to-Pin Propagation Delay (tPD) — 30 ns
Maximum Counter Frequency (fCNT) — 33.3 MHz
Logic Inputs — 36 dedicated
I/O Pins — 12 bidirectional
Logic Array Blocks (LABs) — 4
Programming Technology — UV-erasable EPROM cell
TTL Emulation — 100% TTL-compatible
Power Dissipation — [DATA_NEEDED: power dissipation mW]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización