EP910PI-40 vs EP910PC-30 Comparação

Comparação detalhada lado a lado de EP910PI-40 por Altera e EP910PC-30 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP910PI-40 EP910PC-30
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Última compra Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $9,85 $6,50
Device Family Classic EPLD —
Part Number EP910PI-40 —
Architecture PAL-type macrocell, CMOS, UV-erasable —
Number of Macrocells 24 —
Number of Dedicated Inputs 12 —
Number of I/O Lines 24 —
External Clock Inputs 2 —
Frequência máxima de clock 25 MHz —
Propagation Delay (tPD) 43 ns —
Speed Grade -40 (43 ns) —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) 5 V ±10%
Encapsulamento PDIP-40 (Plastic DIP, 40-pin) PDIP-40 (plastic DIP, 0.6 inch)
Temperatura de operação 0C to +70C (commercial) 0C to +70C (commercial)
Tipo de montagem Through-Hole Through-hole DIP
Process Technology CMOS (UV-erasable) —
Status RoHS [DATA_NEEDED: RoHS compliance status] Non-compliant (contains lead, PDIP package)
Programming Method UV-erase + Altera programmer (legacy) —
Programmable Polarity Yes (user-configurable output) —
Output Enable Control Yes (per-pin three-state) —
Family — Altera Classic EPLD
Macrocells — 24
Usable Gates — ~450
Pin-to-Pin Propagation Delay (tPD) — 30 ns
Maximum Counter Frequency (fCNT) — 33.3 MHz
Logic Inputs — 36 dedicated
I/O Pins — 12 bidirectional
Logic Array Blocks (LABs) — 4
Programming Technology — UV-erasable EPROM cell
TTL Emulation — 100% TTL-compatible
Power Dissipation — [DATA_NEEDED: power dissipation mW]

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação