EPM5192AGC84-20 vs EPM5192AJI84-20 Comparación

Comparación detallada lado a lado de EPM5192AGC84-20 por Altera y EPM5192AJI84-20 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192AGC84-20 EPM5192AJI84-20
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $41,20 $10,95
Product Type Complex Programmable Logic Device (CPLD) —
Family MAX 5000 —
Macrocells 192 —
User I/O Pins 64 —
Dedicated Inputs 7 —
Logic Gates (typical) [DATA_NEEDED: typical gate count] —
Maximum Clock Frequency (fMAX) 66.7 MHz —
Pin-to-Pin Delay (tPD) 20 ns —
Speed Grade -20 —
Encapsulado 84-pin Ceramic Pin Grid Array (CPGA, WPGA) —
Package Code WPGA WQCCJ (JEDEC)
Erasure Method UV-Erasable (with OTP window) —
Process Technology CMOS CMOS
Operating Temperature Grade Commercial Industrial
Tensión de alimentación [DATA_NEEDED: VCC range] —
I/O Standard 5V CMOS / TTL compatible —
Estado RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS status of EPM5192AJI84-20]
Tipo de montaje Through-Hole (Pin Grid Array socket) Surface Mount
Device Family — MAX 5000 (EPM5192)
Logic Cells / Macrocells — 192 macrocells
Device Type — UV-Erasable / OTP Complex PLD
Propagation Delay (tPD) — 33 ns
Maximum Frequency (fCNT) — 66.7 MHz
Supply Voltage (VCC) — 5 V nominal (4.5 V to 5.5 V)
Package Type — 84-pin J-bend Ceramic Chip Carrier (PLCC-84, JI)
Terminal Form — J-Bend
Number of Terminals — 84
Programmability — UV-erasable window + OTP
Recuento de pines — 84
Estado del ciclo de vida — Obsolete (legacy Altera MAX 5000)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización