EPM5192AGC84-20 vs EPM5192AJI84-20 Comparaison

Comparaison détaillée côte à côte de EPM5192AGC84-20 par Altera et EPM5192AJI84-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192AGC84-20 EPM5192AJI84-20
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $41,20 $10,95
Product Type Complex Programmable Logic Device (CPLD) —
Family MAX 5000 —
Macrocells 192 —
User I/O Pins 64 —
Dedicated Inputs 7 —
Logic Gates (typical) [DATA_NEEDED: typical gate count] —
Maximum Clock Frequency (fMAX) 66.7 MHz —
Pin-to-Pin Delay (tPD) 20 ns —
Speed Grade -20 —
Boîtier 84-pin Ceramic Pin Grid Array (CPGA, WPGA) —
Package Code WPGA WQCCJ (JEDEC)
Erasure Method UV-Erasable (with OTP window) —
Process Technology CMOS CMOS
Operating Temperature Grade Commercial Industrial
Tension d'alimentation [DATA_NEEDED: VCC range] —
I/O Standard 5V CMOS / TTL compatible —
Statut RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS status of EPM5192AJI84-20]
Type de montage Through-Hole (Pin Grid Array socket) Surface Mount
Device Family — MAX 5000 (EPM5192)
Logic Cells / Macrocells — 192 macrocells
Device Type — UV-Erasable / OTP Complex PLD
Propagation Delay (tPD) — 33 ns
Maximum Frequency (fCNT) — 66.7 MHz
Supply Voltage (VCC) — 5 V nominal (4.5 V to 5.5 V)
Package Type — 84-pin J-bend Ceramic Chip Carrier (PLCC-84, JI)
Terminal Form — J-Bend
Number of Terminals — 84
Programmability — UV-erasable window + OTP
Nombre de broches — 84
Statut du cycle de vie — Obsolete (legacy Altera MAX 5000)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis