EP1810JC-45 vs EP1810JC-35 Comparaison
Comparaison détaillée côte à côte de EP1810JC-45 par Altera et EP1810JC-35 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP1810JC-45 | EP1810JC-35 |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $21,10 | $5,48 |
| Product Type | Classic EPLD (Erasable Programmable Logic Device) | — |
| Family | EP1810 (Classic EPLD Family) | — |
| Macrocells | 48 | — |
| Equivalent Gates | 2100 gates | — |
| Dedicated Inputs | 12 | — |
| I/O Pins | 48 | — |
| Total User I/O | 60 | — |
| Propagation Delay (tpd) | 45 ns | 35 ns (max) |
| Fréquence d'horloge maximale | 33.3 MHz | [DATA_NEEDED: fmax for this speed grade] |
| Technology | CMOS, UV-erasable | — |
| Maximum Supply Voltage | 5.25 V | 5.25 V (per distributor listing) |
| Boîtier | PLCC-68 (QCCJ, J-Lead, windowed ceramic) | — |
| Nombre de broches | 68 | — |
| Package Code | QCCJ | — |
| Temperature Grade | Commercial | Commercial |
| Type de montage | Surface Mount | Surface Mount (J-Lead) |
| Statut RoHS | [DATA_NEEDED: RoHS compliance not stated in verified data] | Compliant (per Altera listing) |
| Device Family | — | Classic EPLD (EP1810) |
| Device Type | — | UV-Erasable Complex PLD (UV PLD / CPLD) |
| Number of Macrocells | — | 48 |
| Process Technology | — | CMOS |
| Supply Voltage (Vcc) | — | 5 V (nominal) |
| Package Type | — | CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ) |
| Number of Terminals | — | 68 |
| Terminal Form | — | J-Bend |
| Plage de température de fonctionnement | — | 0°C to 70°C (Commercial) |
| Erasure Method | — | UV (quartz-windowed ceramic package) |
| Lead-Free Status | — | Lead-free (per distributor listing) |
| Logic Architecture | — | Programmable AND/OR array with macrocell outputs |