EPM240M100C5N vs EPM240M100C4N Comparaison

Comparaison détaillée côte à côte de EPM240M100C5N par Intel et EPM240M100C4N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Intel
EPM240M100C5N EPM240M100C5N - MAX II CPLD 192MC 80 I/O | Intel

EPM240M100C5N - MAX II CPLD 192MC 80 I/O | Intel

EPM240M100C5N ⚠ Dernier achat

Comparaison des spécifications

Paramètre EPM240M100C5N EPM240M100C4N
Marque Intel Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Dernier achat Actif
Statut du stock In Stock In Stock
Prix unitaire (USD) $4,25 $7,45
Family MAX II —
Logic Elements 240 —
Macrocells 192 —
User I/Os 80 80
Propagation Delay (tPD) 4.7 ns —
User Flash Memory 8 Kbits 8 Kbit
Supply Voltage - Core 1.8 V 2.5 V / 3.3 V
Supply Voltage - I/O 1.5 V / 1.8 V / 2.5 V / 3.3 V —
Température de fonctionnement -40 C to +125 C -40 C to +125 C (industrial)
Boîtier 100-ball MBGA (Micro FBGA), 6 x 6 mm, 0.5 mm pitch 100-pin Micro FineLine BGA (MBGA), 6 x 6 mm, 0.5 mm pitch
Type de montage Surface Mount Surface Mount (BGA)
Process Technology 0.18 µm CMOS —
Configuration Memory On-chip Flash (non-volatile) Non-volatile on-chip flash (instant-on)
JTAG Support IEEE 1149.1 boundary-scan —
Statut RoHS Compliant (lead-free) Lead Free (per DigiChip spec sheet)
Logic Family CMOS CMOS
Series — MAX II
Device Family — EPM240
Macro Cells — 192
Propagation Delay (tPD) Max — 4.7 ns
Internal Operating Frequency — 247.5 MHz
I/O Standards Supported — 1.5 V, 1.8 V, 2.5 V, 3.3 V LVCMOS/LVTTL
Programmability — In-System Programmable via JTAG (IEEE 1149.1)
Logic Array Blocks (LABs) — 4 (16 macrocells per LAB)
MultiTrack Interconnect — Yes
Hot Socketing — Yes

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis