EPM5032DM vs EPM5032DI-20 Comparaison

Comparaison détaillée côte à côte de EPM5032DM par Intel et EPM5032DI-20 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5032DM EPM5032DI-20
Marque Intel Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $15,90 $8,75
Device Family MAX 5000 —
Macrocells 32 32
Propagation Delay (tPD) 25 ns —
Usable Gates 600 to 1000 (typical) —
Logic Inputs 32 —
Process Technology CMOS EEPROM —
Boîtier CDIP-28 (ceramic windowed DIP, 28-pin) Ceramic DIP-20 (windowed, UV-erasable)
Supply Voltage (VCC) 5 V (typical) —
Standby Current [DATA_NEEDED: ICC standby current] —
Température de fonctionnement -55C to +125C (military/extended, ceramic package) Industrial (per 'I' suffix)
Programming Technology UV-erasable (windowed) EEPROM —
Logic Function Combinational and registered (synchronous) —
Output Polarity Programmable —
Program Retention Non-volatile (EEPROM) —
Type de montage Through-hole (DIP) —
Statut RoHS Non-compliant (ceramic DIP with UV window) [DATA_NEEDED: RoHS compliance status for ceramic DIP variant]
Lead-Free No (ceramic DIP contains lead) [DATA_NEEDED: lead-free status]
Family — MAX 5000 (Altera legacy EPLD)
Architecture — CMOS PAL-type EPLD with PIA
Dedicated Inputs — 7
Bidirectional I/O Pins — 16
Product Terms — 320 (maximum)
Flip-Flops — 16 (one per macrocell)
Fréquence d'horloge maximale — 62.5 MHz
Pin-to-Pin Delay — 20 ns (speed grade -20)
Programming — UV-erasable CMOS, JEDEC fuse file
Development Tool — Altera MAX+PLUS II (legacy)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis