EP1SGX25FG1020C4 vs EP1SGX25FG672C7 השוואה

השוואה מפורטת זה לצד זה של EP1SGX25FG1020C4 מאת Altera ו EP1SGX25FG672C7 מאת Altera. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.

השוואת מפרטים

פרמטר EP1SGX25FG1020C4 EP1SGX25FG672C7
מותג Altera Altera
קטגוריה FPGA & CPLD FPGA & CPLD
סטטוס מחזור חיים Obsolete Obsolete
Family Stratix GX Stratix GX
Logic Elements 25,560 LE —
Embedded Memory 1,920 Kbits —
Total RAM Blocks M-RAM + M4K blocks (per Stratix GX architecture) —
DSP Blocks 10 (DSP blocks) —
Maximum User I/O Pins [DATA_NEEDED: exact pin count from datasheet] —
Embedded Transceivers 4 channels Yes (multi-gigabit, up to 3.125 Gbps)
Transceiver Data Rate 600 Mbps to 3.125 Gbps —
Core Voltage 1.5 V (typical) 1.5 V
מארז 1020-pin FineLine BGA (FBGA), 1.27 mm pitch 672-pin FineLine BGA (FG672)
טמפרטורת פעולה 0 °C to +85 °C (commercial) 0C to +85C (commercial, speed grade C7)
Speed Grade C4 7 (commercial)
Configuration Modes PS, PPS, PPA, JTAG —
Process Technology 0.13 µm CMOS, SRAM-based 0.13 micron
Configuration Device Required Yes — external (EPC16 / EPCS recommended) —
סטטוס מחזור חיים Obsolete / Last-time-buy from authorized distributors Obsolete (per Altera/Intel product discontinuance notices)
סטטוס RoHS [DATA_NEEDED: confirm via manufacturer product page] [DATA_NEEDED: RoHS compliance]
Series — Stratix
Logic Elements (LE) — 25,660
Total RAM Bits — 1,944,576 bits
User I/O Pins — 455
Number of Transceivers — [DATA_NEEDED: exact transceiver count]
PLLs — 4
Global Clocks — 16
סוג הרכבה — Surface Mount
Configuration Method — SRAM-based, JTAG/AS/PS supported

Datasheets ומשאבים

עיין בכל המוצרים צור BOM בקשת הצעת מחיר