EP1810JI-35 vs EP1810LI-45 तुलना

विस्तृत दोनों ओर की तुलना EP1810JI-35 द्वारा Intel और EP1810LI-45 द्वारा Rochester Electronics. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EP1810JI-35 EP1810LI-45
ब्रांड Intel Rochester Electronics
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete सक्रिय
Device Family Classic EPLD —
Macrocells 48 48
Logic Array Blocks 8 LABs of 16 macrocells —
Dedicated Inputs 48 —
Pin-to-Pin Propagation Delay (tPD) 35 ns —
Speed Grade -35 —
पैकेज 28-pin JLCC (J-leaded ceramic, windowed) 68-pin PLCC / PQCC68 (J-Lead)
Process Technology CMOS EPROM (UV-erasable) —
ऑपरेटिंग तापमान -40C to +85C (Industrial) —
सप्लाई वोल्टेज 5 V (typical classic EPLD) 5 V
Programmability UV-erase, windowed for lab reprogram —
माउंटिंग प्रकार Through-Hole (J-lead) —
RoHS स्थिति [DATA_NEEDED: RoHS compliance for ceramic windowed JLCC] [DATA_NEEDED: RoHS status]
MSL स्तर [DATA_NEEDED: MSL rating] —
Programming Interface JEDEC fuse file via legacy programmer —
Product Type — EPLD (Erasable Programmable Logic Device)
Family — Altera Classic
Usable Gates — 900
Maximum User I/O — 64 inputs / 48 outputs
Pin-to-Pin Logic Delay (tPD) — 45 ns
Counter Frequency (fCNT) — up to 100 MHz
Setup Time (tSU) — [DATA_NEEDED: setup time]
Technology — CMOS, UV-erasable EPROM configuration
ऑपरेटिंग तापमान रेंज — -40 C to +85 C (Industrial, 'I' suffix)
Logic Blocks — 12 LABs of 4 macrocells each
Configuration Memory — Non-volatile UV-erasable EPROM
Programming Method — Altera programming hardware with MAX+PLUS II / legacy tools
Manufacturer — Rochester Electronics (licensed continuation of Altera / Intel PSG Classic EPLD line)

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध