EP1810JI-35 vs EP1810LI-45 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EP1810JI-35 بذریعہ Intel اور EP1810LI-45 بذریعہ Rochester Electronics. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EP1810JI-35 EP1810LI-45
برانڈ Intel Rochester Electronics
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete فعال
Device Family Classic EPLD —
Macrocells 48 48
Logic Array Blocks 8 LABs of 16 macrocells —
Dedicated Inputs 48 —
Pin-to-Pin Propagation Delay (tPD) 35 ns —
Speed Grade -35 —
پیکیج 28-pin JLCC (J-leaded ceramic, windowed) 68-pin PLCC / PQCC68 (J-Lead)
Process Technology CMOS EPROM (UV-erasable) —
آپریٹنگ درجہ حرارت -40C to +85C (Industrial) —
سپلائی وولٹیج 5 V (typical classic EPLD) 5 V
Programmability UV-erase, windowed for lab reprogram —
ماؤنٹنگ ٹائپ Through-Hole (J-lead) —
RoHS اسٹیٹس [DATA_NEEDED: RoHS compliance for ceramic windowed JLCC] [DATA_NEEDED: RoHS status]
MSL لیول [DATA_NEEDED: MSL rating] —
Programming Interface JEDEC fuse file via legacy programmer —
Product Type — EPLD (Erasable Programmable Logic Device)
Family — Altera Classic
Usable Gates — 900
Maximum User I/O — 64 inputs / 48 outputs
Pin-to-Pin Logic Delay (tPD) — 45 ns
Counter Frequency (fCNT) — up to 100 MHz
Setup Time (tSU) — [DATA_NEEDED: setup time]
Technology — CMOS, UV-erasable EPROM configuration
آپریٹنگ درجہ حرارت رینج — -40 C to +85 C (Industrial, 'I' suffix)
Logic Blocks — 12 LABs of 4 macrocells each
Configuration Memory — Non-volatile UV-erasable EPROM
Programming Method — Altera programming hardware with MAX+PLUS II / legacy tools
Manufacturer — Rochester Electronics (licensed continuation of Altera / Intel PSG Classic EPLD line)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں