EP1810JI-35 vs EP1810LI-45 So sánh

So sánh chi tiết song song của EP1810JI-35 bằng Intel và EP1810LI-45 bằng Rochester Electronics. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP1810JI-35 EP1810LI-45
Thương hiệu Intel Rochester Electronics
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Hoạt động
Device Family Classic EPLD —
Macrocells 48 48
Logic Array Blocks 8 LABs of 16 macrocells —
Dedicated Inputs 48 —
Pin-to-Pin Propagation Delay (tPD) 35 ns —
Speed Grade -35 —
Hộp 28-pin JLCC (J-leaded ceramic, windowed) 68-pin PLCC / PQCC68 (J-Lead)
Process Technology CMOS EPROM (UV-erasable) —
Nhiệt độ hoạt động -40C to +85C (Industrial) —
Điện áp cung cấp 5 V (typical classic EPLD) 5 V
Programmability UV-erase, windowed for lab reprogram —
Kiểu lắp đặt Through-Hole (J-lead) —
Trạng thái RoHS [DATA_NEEDED: RoHS compliance for ceramic windowed JLCC] [DATA_NEEDED: RoHS status]
Cấp MSL [DATA_NEEDED: MSL rating] —
Programming Interface JEDEC fuse file via legacy programmer —
Product Type — EPLD (Erasable Programmable Logic Device)
Family — Altera Classic
Usable Gates — 900
Maximum User I/O — 64 inputs / 48 outputs
Pin-to-Pin Logic Delay (tPD) — 45 ns
Counter Frequency (fCNT) — up to 100 MHz
Setup Time (tSU) — [DATA_NEEDED: setup time]
Technology — CMOS, UV-erasable EPROM configuration
Khoảng nhiệt độ hoạt động — -40 C to +85 C (Industrial, 'I' suffix)
Logic Blocks — 12 LABs of 4 macrocells each
Configuration Memory — Non-volatile UV-erasable EPROM
Programming Method — Altera programming hardware with MAX+PLUS II / legacy tools
Manufacturer — Rochester Electronics (licensed continuation of Altera / Intel PSG Classic EPLD line)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá